2025 年 4 月，JEDEC 正式發布 HBM4（高頻寬記憶體第四代）規格，標誌著人工智慧與高效能運算應用領域記憶體技術的重大里程碑。新標準將介面寬度從上一代的 1,024 位元倍增至 2,048 位元，使單一記憶體疊堆的頻寬高達每秒 2 TB（TB/s）。這一史無前例的資料傳輸速率，直接回應了下一代 AI 加速器、大型語言模型訓練叢集及先進圖形處理器對記憶體頻寬的龐大需求。
HBM4 技術規格與市場動態
HBM4 規格在倍增介面寬度之外，還引入了多項關鍵改進。新標準採用先進邏輯製程節點製造基底晶片（base die），而非沿用舊式記憶體製程，從而實現更高程度的晶片上邏輯功能整合，並提升訊號完整性。每個 HBM4 疊堆最多支援 16 顆 DRAM 晶片，近期實作容量可達每疊堆 48 GB。規格同時定義了更嚴格的時序參數及強化的電源管理功能，以在大幅提升傳輸速率的同時維持能源效率。由於 AI 模型規模約每六至十二個月翻倍，HBM4 的頻寬躍升被視為下一代 AI 訓練與推論硬體的必要基礎設施。NVIDIA、AMD 及 Intel 等主要晶片設計廠商已相繼發布路線圖，計畫將 HBM4 導入 2025 年及 2026 年推出的加速器與資料中心處理器平台。
SK 海力士以 62% 市占主導市場；競爭格局持續演變
隨著 HBM4 規格發布，業界數據確認 SK 海力士在 HBM 市場以約 62% 的營收市占率穩居龍頭地位。美光科技憑藉積極的產能擴充及搶先通過主要超大規模雲端客戶資格認證，以約 21% 市占率位居第二。三星電子儘管是全球最大記憶體製造商，卻在 HBM 領域僅掌握約 17% 市占率，部分原因在於良率挑戰以及領先 AI 晶片客戶認證時程的延誤。上述競爭態勢揭示了記憶體產業策略的更深層轉變：HBM 已成為一個以技術領導力與客戶認證時程為核心的高階產品類別，其商業重量遠超過一般商品型 DRAM。SK 海力士在 HBM 專屬製造製程上的早期且持續投資，包括先進的熱壓縮接合（TCB）及矽穿孔（TSV）形成技術，已直接轉化為 NVIDIA 及其他頂級 AI 硬體廠商的長期客戶忠誠度。
對半導體材料供應鏈的影響
HBM4 的技術躍升對整個半導體材料供應鏈帶來深遠影響。倍增的介面寬度與先進邏輯基底晶片製程，在多個製程步驟上對材料提出了更高要求：
- 矽穿孔（TSV）形成需要高純度銅電鍍化學品及專業阻障層前驅物，以達成 HBM4 更高接腳密度所要求的更小孔徑
- 採用先進節點製造的邏輯基底晶片，消耗更大量的特種光阻劑、EUV 相容底層材料及原子層沉積（ALD）前驅物
- 疊堆晶片間的熱介面材料必須應對因資料傳輸速率提升而增加的熱通量，進而帶動先進導熱化合物及底部填充膠需求
- HBM4 疊堆中日益採用的混合接合（hybrid bonding）製程，需要超高純度的表面處理化學品及精密介電質沉積材料
HBM4 量產加速拉升了上述特種材料的需求。業界分析師預測，HBM 相關材料消耗量至 2027 年的複合年增長率將超過 35%，遠高於半導體材料整體市場的增速。對於深耕高純度特種化學品與先進材料供應鏈的企業而言，HBM4 時代代表著規模龐大且可持續的成長機遇。富宸材料作為專業半導體材料經銷商與供應鏈整合商，具備完善的能力協助客戶應對 HBM4 生產所需的更高材料複雜度與品質要求。公司在特種氣體、化學前驅物及製程化學品方面的深耕，與 HBM4 疊堆從 TSV 形成到最終封裝與測試各階段所需的關鍵材料投入高度契合。
